Verilog Full case란?

Verilog로 어떤 코드를 쓰느냐에 따라, latch가 합성 될 수도 있고 Flip flop이 합성 될 수도 있다. 그러나, 우리는 Latch보다 Flip Flop을 사용한다. Flip flop은 데이터를 active edge에서만 값을 채오기 때문에 glitch에서 latch보다 더 안정적이며, 우리는 회로의 clock edge에서 동작하는 회로를 만든다. latch는 enable이 들어오면, D값에 따라 Q값이 계속 변한다.. Full case란, 모든 경우의 수가 정의되어 완성된 조건문이다. -> Flip flop 합성 됨. 정의는 이렇고, 예시를 들어보겠습니다. input [1:0] Sel;이 있는 경우, Sel의 경우의수는 00, 01, 10, 11입니다. Verilog에서 case (Sel) 2'b00 : Data_Out = A; 2'b0..........

원문링크 : Verilog Full case란?