인텔 '준 모놀로식 칩' 공개…3D Fe램 첫 시연

인텔이 트랜지스터 탄생 75주년을 맞아 반도체 집적도와 성능을 대폭 높일 수 있는 신기술을 대거 공개했다. 2년마다 반도체 칩 집적도가 2배씩 증가한다는 '무어의 법칙'을 가속화할 핵심 기술이다. 인텔은 향후 자사 반도체 칩 개발에 신기술을 적용한다. <차세대 패키징에 활용할 수 있는 인텔 접합(본딩) 기술. 2021년 접합부 간격이 10마이크로미터였지만 올해 3마이크로미터까지 축소됐다.> 인텔은 4일 국제반도체소자학회(IEDM)에서 '차세대 3차원(3D) 패키징을 위한 준(準) 모놀로식 칩' 기술을 공개했다. 모놀로식은 반도체 각종 기능을 하나의 칩으로 구현한 것으로 초미세 공정 한계로 성능 고도화에 어려움을 겪고 있다. 대안으로 여러 칩(다이)을 하나의 패키지에 담는 '칩렛' 등 각종 차세대 3D 패키징 기술이 주목받고 있다. 다만 이종 칩 간 결합 시 발생하는 집적도 문제는 업계가 풀어야 할 과제다. 이종 칩을 붙일 때 접합 부분 간격이 넓어 반도체 패키지 집적도를 높이는 데 ...

원문링크 : 인텔 '준 모놀로식 칩' 공개…3D Fe램 첫 시연