hihi5456의 등록된 링크

 hihi5456로 등록된 네이버 블로그 포스트 수는 9건입니다.

각종 키워드 정리 [내부링크]

#circuitdesignIDM- Integrated Device Manufacturer, 반도체 설계부터 완제품 생산까지 모든 분야...

<Verilog, Vivado> Radix-4 Booth Multiplier [내부링크]

#verilog 이번 포스트에서는 두 8bit input에 대해 곱셈 연산을 수행하는 Booth Multiplier를 다룬다. 여...

<FPGA에 대한 간단한 정리> [내부링크]

#FPGA FPGA는 Field Programmable Gate Array의 약자이다. 사용자가 원하는 대로 gate를 배열...

불편함을 마주하기 [내부링크]

#성매매성매매는 어떻게 다뤄져야 할까. 다음은 여성가족부 사이트에서 찾아볼 수 있는 글이다. ‘오...

<C언어> Left-child, Right-sibling 트리 [내부링크]

첫 글입니다. 공부한 기록을 남겨봅니다.설계 이 프로젝트는 사용자가 입력한 정보를 저장하고, 노드 개념을 통해 각 정보에 마음대로 접근할 수 있도록 한다. 또 저장된 정보를 파일로 출력하도록 한다. 노드의 확장은 left-child, right-sibling 방식을 사용한다. 특정 노드를 찾거나, 모든 노드를 출력하기 위해 스택을 사용하게 된다. 이번 프로젝트에서 노드를 찾을 때 left-child 우선 방식을 채택해 코드 설계를 진행했다. 위 왼쪽 그림이 전체 트리가 확장해 나가는 방식이다. 여기서 채택한 Left-child 우선 방식은 제일 상위 노드부터 child 노드 방향으로 수색한 후 최하위 sibling 노드로 넘어가 다시 child 노드 방향을 수색하는.......

<Verilog> Pipelined 4bit RCA [내부링크]

#베릴로그#Verilog#RCA#HDL 기본적으로 combinational logic인 4bit RCA에 각 출력 단마다 FF, Delay를 달아 CLK을 고려한 pipelined RCA 코드이다. 이상적인 회로라면 각 게이트에서의 출력이 정상적으로 다음 단에 전달되겠지만, 실제 상황에서는 이전 게이트의 출력을 받아 연산을 하는 게이트라면, 이전 게이트가 출력을 줄 때까지 대기해야한다. 만약 그렇지 않다면 신호의 fighting이 일어날 것이다. 위 코드는 bit 연산 게이트의 입, 출력 단에 FF와 delay를 달아 각 게이트의 통과 속도를 고려한 것이다. 아래는 시뮬레이션 결과이다.A, B, C0이 입력되고 clk이 4번 뛰었을 때 출력이 나타나는 것을 확인할 수 있다. 첫 번째 입력.......

<Verilog, Vivado> Pipelined 16bit RCA [내부링크]

#verilog저번 포스트에서 작성한 4bit pipelined RCA를 사용해 16bit으로 확장한다. 16bit RCA 역시 각 단계마다 FF, Delay를 가져와 입출력 타이밍을 맞추어야 한다. 4bit pipelined RCA에서 입력이 들어가 나오기까지 걸리는 시간은 4clk이었다. 이를 이용해 계산해보면 16bit RCA에서는 전체 게이트 통과에 20clk이 소요된다.다음은 전체 코드이다.딜레이가 아름답지 않다..다른 방법을 찾아볼 필요가 있을 것 같다.코드가 완성되었으니 결과를 확인해보자. Radix는 unsigned로 설정해주었다.결과가 잘 나온 것을 볼 수 있다. 앞서 언급한대로, 입력이 들어가고 20clk이 뛴 후 출력을 확인할 수 있다.이번에는 vivado에서 schematic.......

<Verilog, Vivado> Pipelined 16bit CLA [내부링크]

#CLA, #Pipelined, #pipeline 이번 포스트에서 다룰 것은 Pipelined CLA이다. CLA는 carry look aheader의 줄임말로, 앞서 다뤘던 RCA와 같은 역할을 한다. 다른점은 캐리 연산을 빠르게 수행하고 이에 따라 RCA에 비해 빠른 연산 속도를 낼 수 있게 된다. clk을 고려하지 않고 combinational logic으로만 구성한다면, 두 구조의 연산 속도 차이를 알 수 없다. schematic을 보면서 전체 구조가 어떻게 생겼는지 보도록 하자.구조를 보기 전에 아래 글을 참고하고 이 포스트를 본다면 이해가 쉬울 것이다.각 모듈에 대한 설명은 아래 링크에 설명이 잘 되어 있는 듯하다. 또는 코드의 연산을 따라가면 모듈의 역할을 이해할 수 있을 것이다.http.......

잡생각 [내부링크]

예전에 썼던 글입니다. 내가 처음으로 자살에 대해 생각해 본 것은 15살 쯤, 노무현 전 대통령의 자살 뉴스를 접한 후였다. 학교에서 과학관 체험학습을 갔을 때였고, 휴대폰 문자로 노무현 전 대통령이 자살했다며 속보를 알려왔다. 그때 나는 선생님에게 ‘죽을 용기로 살면 되지 왜 자살할까요?’ 했고, 선생님도 맞장구 쳐주었다. 그때의 나는 그가 바위에서 떨어지고 난 후를 상상했다. 붉게 번진 피와, 고통스러운 표정, 뭉그러진 머리, 기괴하게 흐트러진 팔다리들. 그리고 연민, 슬픔과 공포가 뒤섞인 참담한 표정으로 그 자리를 뒷처리할 사람들. 연일 보도 될 기사들. 눈물 흘리며 슬퍼할 사람들, 모든 책임을 등지고 도망친 것에 분.......