키자드에 등록된 ncs1119의 네이버 블로그 포스트 목록

ncs1119의 등록된 링크

ncs1119로 등록된 네이버 블로그 포스트 수는 54건입니다.

DRAM Roadmap & Develope [내부링크]

DRAM은 1x, 1y, 1z에서 이제는 1a 시대(10nm초반대 혹은 한자리수)에 들어섰다.DRAMDynamic ...

SOI(Silicon on Insulator) MOSFET , ~ing [내부링크]

SOI:Silcon on InsulatorⅠ.SOI 의 필요성Bulk MOSFET의 경우 공정미세화에 따라 SCE...

결정면에 따른 전기적 특성 , ~ing [내부링크]

일반적으로 IC공정에서는 <100> Wafer를, Power device에서는 <111> Wafer를 자주 사용한다.결론부터 말하면 Power device에서는 결정결함이 더 중요하기에 111을 쓰는 것이고, IC에서는 111과 100의 Atomic density = 1.155 : 1 (4 나누기 루트 3 : 2)Interface trapped charge (Qit)Si와 Oxide계면에서 화학 조성에 의존하는 특성을 갖는다.Fixde Oxide charge(Qf)Si와 Oxide 계면에서 3nm이내에 존재한다. Oxidation 공정이 완료된 후 일부 ionic silicon이 Si와 Oxide경계를 떠나 불완전한 Silicon bond들과 같이 존재하게 된다.Oxide trapped charge(Qot)Oxide내부의 불완전한 결합으로 인해 발생한다. 대부분.......

SEM, TEM, STEM - relativistic wavelength proof [내부링크]

수식편집기로 하기가 너무 귀찮아서 사진으로 대체!결론 :가속전압이 높을수록 전자의 속력이 광속에 가까워지므로, 상대성이론을 고려해야한다.따라서 속력은 느려지고, 질량은 무거워지며, 파장은 짧아진다.(v=비상대적 속력, gamma > 1 이므로 lamda는 작아진다.)

반도체 제품 구분 [내부링크]

1.DRAM = 1 Tr+ 1 CapGeneration으로 구분 : 1x -> 1y-> 1z (**1z = 10nm 초반대 about 12nm)2.Flash = 1Tr단수로 구분 : 16단, 32단, 64단, 96단, 128단 Planar type 한계 -> 적층구조로 진화 & Flash memory는 block단위로 동작ex)16단 = 32EA Flash = 1block3.SRAM = NMOS*4 + PMOS*2 = 6Tr & 2 inverterReflesh 필요X4.CMOSCMOS성능 = Tr성능 = MOSFET성능Gate pitch length로 Tech node 구분 = Scaling down ex) 20nm -> 14nm -> 10nm -> 7nm -> 5nm -> 3nm**Scaling down = Area density *2 -> pitch length = 0.7171

ETCH - Etchant [내부링크]

ETCH에 쓰이는 Etchant를 정리하면 대략적으로 다음과 같다, (Cleaning도 Etch의 한 범주로 보았음)

DRAM Roadmap & Challengers // ~ing [내부링크]

2017기준이라 현재 개발노드는 나와있지 않다. -Node현재는 1z를 넘어서 1a(혹은 1alpha)세대이다.-Cell Layout현재 4F square를 개발 중이며, 이에 따른 여러가지 문제점을 해결해야한다. 8F square에서 6F square로 넘어갈 때는 Open Bit Line Bar 라는 기술을 도입했지만, 4F square에서는 어떤 기술이 도입될지 연구중이다.-Lithography한 동안 EUV는 계속 유지될 것이라 생각된다. 광원은 유지되나, RET(Resolution Enhancement Technology)가 더욱 개발될 것이다. 우리는 이미 LELE, Off-axis illumination, Model-based OPC, Immersion 등 많은 기술을 개발해왔다.-Cell Tr 이는 MOSFET의 발전과 같으므로 MOSFET 항목에서 다루도.......

Etch - EPD(End Point Detection) [내부링크]

Etchging공정이 끝났을 때를 알려주는 모니터이다. 즉 공정목표에 도달하면 sytstem을 멈추는 용도1.Laser Interferometry 2.I-V monitorRF의 전압와 전류의 변화를 파악3.OES(Optical Emission Spectroscopy)방식by-product의 wavelength를 파악하여 End point를 결정한다.예를 들어 ACL etch시 O2 plasma를 사용하기 떄문에 ACL etch시 CO gas가 생성된다. 이때 CO gas의 wavelength에서 peak가 형성되다가 ACL이 감소하면서 이는 떨어질 것이다. 이때를 stop 지점으로 잡으면 just etching, 조금 시간을 지난 후를 stop 지점으로 잡으면 Over etching이 된다.**모든 원자는 각자 고유의 emission wavelength를 지닌다.Over etching을.......

Plasma - Chucking [내부링크]

Wafer의 온도는 Wafer 위에서 발생하는 반응을 결정한다. 따라서 Wafer 온도제어는 매우 중요하다.(Wafer 온도가 미치는 영향 : reaction rate, selectivity, profile, PR Burning, CD)Chucking은 Wafer의 온도 제어할 수 있다. How?He Gas를 이용한다.위의 그림을 보면 Chuck 과 wafer 사이에 빈 공간이 보인다. 해당 공간으로 냉매역할을 하는 He이 Wafer를 Chilling시킨다. 자세한 내용은..... 추후 공개하겠다.

공정 Plasma [내부링크]

기본적인 plasma에 대한 정보는 다른 글에 post하겠다.공정 plasma의 고려사항 및 Parameter에 대해 다루겠다. 1.Chamber wall 효과 Chamber의 wall도 ground에 포함된다. 따라서 기판면적 효과를 고려하여 Chamber 면적을 설계해야 한다.2. RF frequency3. RF power

삼성,SK하이닉스,LG이노텍 등 반도체, 부품 기업 올해 사업 계획은? [내부링크]

http://www.hellot.net/new_hellot/magazine/magazine_read.html?code=202&sub=001&idx=50363

시스템 반도체와 CMOS [내부링크]

비메모리 반도체 즉 시스템 반도체의 핵심은 트랜지스터다. why? Tr을 이용하여 AP, CPU, 통신 칩 등 비메모리 분야의 시스템 반도체를 만들기 때문이다.그렇다면 왜 CMOS일까?CMOS는 Complementary MOSFET으로 pMOSFET과 nMOSFET 두 MOSFET이 같이 있는 소자이다. 서로 상호보완가능한 기능의 MOSFET을 이어만듬으로써 다음과 같은 장점이 있다.CMOS의 장점1.낮은 소비전력 인버터 구성 시 하나의 tr은 항상 off가 되기 때문에 동작 전력손실을 낮출 수 있다.2.고속 스위칭3.다양한 기능의 집적회로 구현가능따라서 CMOS를 이용하면, 디지털 로직회로 및 아날로그 회로를 만 들 수 있다. 따라서 시스템 반도체의 핵심은 CMOS를 잘 만.......

CMOS Logic 공정 [내부링크]

1.STI formation2.Well 이온주입3.채널 이온주입4.Gate process5.LDD 이온주입6.Side wall spacer formation7.S/D 이온주입8.Halo 이온주입9.Silicide 형성10.Contact process각각 공정 Layer는 하나하나 포스트해서 다루겠습니다.

CMOS vs CIS logic 공정 [내부링크]

CMOS공정과 CIS공정의 차이점은 무엇일까? (**CIS: CMOS Image Sensor)이는 무엇을 목표로 공정개발, 설계를 하느냐에 달려있다.CMOS의 경우 Tr성능 위주이지만CIS의 경우 image성능 위주이다.

CMOS Logic Process - STI [내부링크]

STI = Shallow Trench Isolation 을 의미한다.1.역사 과거에는 LOCOS기법을 이용하였으나, 집적화의 향상을 위해 적은 영역에서 isolation구조가 필요했다. 이에 등장한 것이 STI이다. 이는 LOCOS 구조보다 적은 영역, 깊은 구조로 이루어져있다. 쉽게 말해 HAR(High Aspect Ration) Structure!! 2.용도 CMOS의 nMOSFET과 pMOSFET을 분리시켜주는 Isolation(절연) 역할.S/D과 Bulk영역은 극성이 다르기 때문에 같이 붙어 있으면 PN juction으로 간섭이 발생하기 때문3.공정 소자가 생길 영역을 구분하는(만드는) 것이기 때문에, 대부분 반도체 공정에서 제일 먼저 진행3-1 Pad Oxide & SiN deposition, PR coating3-2 Photolithogra.......

Review : 반도체 소소제공 [내부링크]

IDEC에서 교육을 통한 인연으로 '반도체 소소제공' 라는 책을 구입하게 되었다.왜 소소제공이냐? 소재소자제품공정에 대한 것을 다루기 때문이다.소재라고 하면 material특성을 의미한다. 즉 bandgap, resistivity, permittivity 등에 대하여 반도체 산업에서는 어떻게 적용되는지를 다루고 있다. 차세대 소재로써 중요한 low-k, 지금은 필수가 되어버린 High-k metal oxide, Bandgap에 따른 물성에 대해 이해할 수 있으리라 본다.소자. pn diode, MOSFET을 다루며 특히 MOSFET의 short channel effect에 집중했다. 미세공정에서 가장 핵심이 short channel effect 때문인듯 하다. 비전공자에게는 좋은 내용일 것이고, 전.......

Lithography - RET : LELE, SADP, PSM [내부링크]

RET : Resolution Enhancement Technology=해상도를 유지하면서, 미세패턴을 만들 수 있는 기술-k1을 줄이는 방법1.Multi-Patterning1-1.Double Patterning (LELE**) 반복횟수에 따라 LELE가 될 수 도 있고, LELELE가 될 수도 있다. (L:litho, E:etch)1-2.Self-Aligned(Spacer Assisted) Double Patterning (SA*P) Double이 될 수 도 있고, Quadruple가 될 수도 있다.2.Phase Shift Mask (PSM) 빛의 위상을 조절하여, 간섭효과를 이용하는 것이다. 본디 Airy disk란 회절로 인한 간섭무늬 중 첫 번째 무늬의 원을 의미한다. 여기서 핵심, airy disk를 만들지 않으려면? 그렇다. 간섭효과를 일어나지 않게 하는 것이다. how? Phase shi.......

청정도 교육 [내부링크]

Chemical주의사항1.유기산과 무기산은 절대로 섞지 않는다. 나중에 반응하여 폭팔한다. 따라서 폐기 시 반드시 구분한다.2.산과 유기용제는 절대로 섞지 않는다.3.화공약품 사용 시 콘택트 렌즈 착용 X응급조치1.환부를 15분 이상 물로 씻는다. (HF의 경우 20분)참고사항신체의 해독기관 = 간 & 시신경순수 위험도: Gas > Chemical사고 빈도(흡입 가능성): Gas << Chemical---------------------------------------------------------------------------------------GasGas 보관1. Tank : Ar, He, H2 비교적 안전한 Gas는 Bulk형태로 저장2. Cabinet : Special Gas의 경우 Tank가 아닌 Cabinet에 저장 ( 부피: Tank .......

CVD - precursor delivery system [내부링크]

CVD의 경우 precursor가 중요하다. precursor란 우리가 원하는 특성을 가지는 film의 기본 블록이 되는 물질 (즉 공정에서 원하는 물질의 기본 블록이 되는 물질을 의미한다.) 간단히 말해 주입gas다.why? CVD는 Chemical Vapor Deposition이다. 즉 Vapor상태로 chamber로 들어가야 한다. 그런데 증기압이 낮다면 Vaporization이 일어날 수 있겠는가? 노노 따라서 추가설비가 필요하다. (+ 반대로 말하면, 높은 증기압을 갖는 precursor의 경우 precursor delivery system이 필요없다.)낮은 증기압을 가진 precursor의 경우에 쓰이는 delivery system을 소개하겠다.1.Bubbler system: 가장 자주 쓰이는 설비이다.liquid 형태의 precursor에.......

Etching - RIE(Reactive ion etching, ion-assisted etching) // ~ing [내부링크]

The name RIE can be slightly misleading. The proper name of this type of etching process should be an ion-assisted etching, since the ions in this etch process are not necessarily reactive. For example, in many cases argon ions are used to increase ion bombardment. As an inert atom, argon is not chemically reactive at all. Reactive species in most etching processes are neutral free radicals, which have much higher concentrations than ions in semiconductor etch processing plasmas. This is because the activation energy of ionization is significantly higher than the activation energy of dissociat.......

M3D 공법 , M3D vs TSV [내부링크]

TSV공법은 아마 다들 아실꺼라 생각된다. Through silicon via.M3D공법이란 Monolithic 3D 공법이다.최근들어 M3D방식이 대두되고있다. 수직 배선을 획기적으로 증가시킬 수 있는 Monolithic 3D 개념이 플래시 메모리 분야에서 적용되기 시작했 고, 그 요구가 점차 로직 분야로 확대되고 있다. 미국의 퀄컴, Monolithic3D, 유럽의 CEA-Leti 및 ST 사 등은 이 분야에 기초 연구와 대대적인 투자를 이미 시작했고, 아시아의 경우 대학이나 연구소를 중심으로 일본의 AIST, 대만의NNDL, 싱가폴의 SMART 등이 관련 연구개발을 진행 중에 있다. 아쉽게도 국내 에서는 현재까지 Monolithic 3D 에 관한 연구가 전무한 것으로 파악되고 있다. 우선.......

MOSFET - short channel effect keyword [내부링크]

Scaling down-Channel Length Modulation , C.L.M parameter λ, Transfer conductance gm-Drain Induced Barrier Lowering , Punch-through+Halo structure, Pocket implant-Gate Induced Drain Lowering-Threshold Voltage Roll-off-Hot Electron Effect(Hot Carrier Injection), Snap-back, Avalanche Breakdown+LDD structure, Side Wall Spacer-Velocity Saturation-Surface Scattering-FinFET, SOI, GAA-(Body Effect)

Plasma - 라디칼 & 전구체 [내부링크]

radical과 precursor에 대해 질문이 올라와서 포스트합니다.1.전구체반도체 공정에서 'Precursur'는 공정에서 원하는 물질의 기본 블럭이 되는 물질입니다. 쉽게 주입Gas로 이해하시면 될 것 같습니다.2.라디칼Radical의 경우 plasma상태에서 존재하는 입자 종류 중 하나로써, unsatisfied bonding상태의 입자를 의미합니다. 즉 중성라디칼, 이온성라디칼 어느 형태로든 존재할 수 있으며, 반응성이 매우 크죠.3.예시를 통해 알아보는 전구체 & 라디칼높은 에너지를 가진 전자와 가스들 간의 충돌시 일어날 수 있는 반응들은 다음과 같습니다.즉 plasma상태에서 충돌로 인해 일어날 수 있는 반응을 의미합니다.여기서 A와.......

CVD- BPSG & AMAT의 P5000, CENTURA HDP CVD 200MM [내부링크]

1.BPSG란?boro phosphoro silicate glass 즉 Boron(붕소)와 Phosphorous(인)이 doping된 Silicate glass다. silicate glass는 SiOx이다. (cf:x=2인 경우를 흔히 silica라고 부른다.)2.특징-lower intrinsic stress than SiO2-lower melting temperatures than SiO2-better dielectric properties than SiO2***왜 항상 비교대상이 SiO2일까? 이는 용도편에서 설명하겠다.3.용도3.1Planarization예를 들어 gate formation 이후 단차를 맞춰주기 위한 planarization process에 쓰인다. 1.BPSG depo2.Organic resist depo(or coating)3.plasma etching4.scarified BPSG 형성 (=step height감소)+regions or valleys between individu.......

PECVD - low-k // - ing [내부링크]

공정 미세화에 따라 배선의 폭 감소로 인해 금속저항이 증가하면서 IR Drop에 의한 Power consumption이 증가하고 있다. 또한 금선과 IMD 사이에서 RC coupling, RC time delay의 또한 중요 고려사항이다. RC coupling의 경우 절연층 두꼐 감소로 Capacitance가 증가하면서 τ=RC가 커지고 즉 방전시간이 증가하면서 switching 시간이 늘어나고 이로인해 신호 전달의 지연을 야기한다.)RC time delay의 경우 Cross-talk에 의한 Noise 간섭을 유발한다. Cross-talk란 신호전류의 반대방향으로 생성되는 유도전류를 의미한다. 이는 선폭이 좁아지면서 인접 layer에 흐르는 전류로 인해 발생하는 자기장의 영향이 증가하면서, 이로 인해 유도전.......

ALD - Cluster의 필요성 [내부링크]

1.Cluster 장비란?클러스터 장비는 여러 개의 공정을 하나의 장비 안에 위치시킨 복합 반도체 제조 장비2.Cluster 설계의 장점-공정 시간의 단축(단일 장비 내에서 각 공정모듈마다 하나의 웨이퍼씩을 가공하는 단일웨이퍼가공방식이 기존의 배 치 가공방식에 비해서 제조소요시간(Cycle Time)를 단축하는 효과가 있음이 밝혀졌다.)-interface contamination을 감소시킬 수 있다.결과적으로 QCD향상이 가능하다.*Q:quality, C:cost, D:delivery ALD의 경우 고품질의 박막을 형성하기 위해 사용한다. 그런데 사용목적에 반하는 불순물이나 오염물이 존재한다면? 당연히 안될 것이다. 따라서 ALD설비의 경우 Cluster형식이 필수적이다........

SEM - 전자기 렌즈, electromagnetic lens [내부링크]

SEM의 내부구조에서 'LENS'라고 적혀있는 부분을 살펴보자. 안경렌즈 같은 볼록렌즈 혹은 오목렌즈를 찾을 수 있는가? 전혀!! 그렇지 않다. 렌즈처럼 생긴 동그라미는 커녕 직사각형 2개만 덩그러니 놓여있는 것을 볼 수 있다. 이와 같은 차이는 광원의 Source에서 결정된다.일반적인 광학현미경의 경우 광=빛을 Source로 사용한다.SEM의 경우 scanning electron microscopy로써 전자를 Source로 사용한다. 여기서 잠시 생각을 해보자. 현대인이라면 모든 물질은 파동성과 입자성을 가진다는 것을 알고있다. 하.지.만! 전자의 경우 입자적 성질이 매우 강하기 때문에 진짜 렌즈를 쓴다면 렌즈에 충돌시 투과하기보다는 반사될.......

전자기학 - 유전율, 전도율, 투자율 [내부링크]

물질은 전기전도도에 따라 부도체(non-conductor)와 도체(conductor)로 나뉜다. 고체물리 관점에서는 Band gap이 큰 물질을 부도체, 작거나 overlap되어 있는 물질이 도체이다.*non-conductor,dielectric, insulator는 모두 같은 말이지만 상황, 문맥에 따라 다르게 쓰인다. Non-conductor:부도체 -> 도체의 상대적인 개념을 강조한 단어Dielectric:유전체 -> 외부 전기장에 의한 분극현상을 강조한 단어Insulator:절연체 -> 전류가 흐르지 않음을 강조한 단어 이때 부도체의 전기적 특성(=분극)을 유전율이라하며, 도체의 전기적 특성(=전기가 얼마나 잘 통하는지)을 전도율라고 한다. 또한 물질의 자계특성을 투자율이.......

CVD - Mechanism(Kinet , Rate limited step [내부링크]

CVD 반응 메커니즘은 다음과 같다.1.반응 기체의 유입2.반응 기체의 기판으로의 확산3.반응물 기판 흡착과 화학반응4.부산물 탈착5.부산물 확산6.부산물/가스 Pump Out*adsorption:흡착 (스펠링이 비슷한 absorption=흡수 와 주의하자.)*desorption:탈착하지만 위의 Mechanism은 너무 많아보인다. 러프하게 3가지로 바라보자.1.Reagent diffusion(=Mass transport)2.Surface reaction3.byproduct diffusion(=Mass transport)이는. etching반응과 동일한 메커니즘이다. 이는 Etching과 CVD 둘 다 외부의 용액 or 가스를 이용하기 때문이다.CVD의 경우 Reactant가 Gas이다. (Precursor라고 부른다.) 이 경우 Diffusion이.......

휴대폰 속 반도체 [내부링크]

1.PMIC(Power Manageent IC) : 배터리&전력 공급,관리2.DDI(DIsplay Driver IC) :디지털 영상신호를 RGB 아날로그 신호로 변환 & 디스플레이 패널에 전달3.TCI(Touch Controller IC) :손가락의 움직임에 대한 반응을 디지털 신호로 전달4.CIS(CMOS Image Sensor) :빛에 반응하여 이를 디지털신호로 변환 & 전달5.SIM :사용자의 고유 정보를 식별 & 저장6. NFC :교통카드7.Gyro Sensor :위치 측정, 움직임 감지8.ADI(Audio Driver IC) :소리를 디지털 신호로 변환, 디지털 신호를 소리로 변환9.AP(Application Process) :스마트폰 운영체제 제어, App과 다른 IC들을 제어10.등등IC: 여러 전자부품(소자=Tr, disode, resist.......

Pulsed plasma, Pulsed RF plasma // ~ing [내부링크]

목적: for more high aspect ratio structure기존: CW(Continuous wave) RF plasma -> 개선: Pulsed (RF) plasma이용: CCP, ICP기존의 Plasma 방식(=ECR(Electron Cyclotron resonance Plasmas), Helicon wave plasma,CCP, ICP)에서의 문제점: scaling down에 따른 high aspect ratio structure의 필요성으로 인한 다양항 문제점 발생1.식각 균일도 및 임계치수(critical dimension) 제어 문제2.식각 선택도(etch selectivity) 및 식각 프로파일 확 보 문제3.전하축적, 식각 손상(etch damage: structural and electrical) 문제4.패턴왜곡 등의 문제->기존 연속파(CW) 고밀도 플라즈마에서는 항상 plasma가 on상태이기 때문에 발생!.......

ALE(Atomic layer etcher) // - ing [내부링크]

High aspect ratio struture에 이용ALD처럼 박막을 증착 후 증착된 박막(=반응된 물질)을 Etch방식을 이용해 제거하는 것A precursor(Dose) -> inert gases(purge) -> Etching(Plasma 이용) -> Pump(byproduct)*참고자료https://m.blog.naver.com/PostView.nhn?blogId=lam-r-korea&logNo=220985428170&proxyReferer=https%3A%2F%2Fwww.google.com%2F

3D V-NAND의 한계 [내부링크]

1. 층수가 높아질수록 각 층 사이의 편차가 발생 ->제품 성능 저하2. 각 층을 하나로 잇는 채널을 만들기 위해 구멍을 뚫는 기술(에칭·etching)도 층수가 높아질수록 점점 어려움3. 3D 낸드의 경우 층수가 높아질수록 switching time 상승4. 3D 낸드는 층수가 높아질수록 무너질 가능성이 커짐. 특히 온갖 종류의 화학약품 처리를 통해 표면장력(surface tension)을 낮추는 것도 3D 낸드 적층의 핵심 변수 중 하나!! 충격에 의해 쉽게 쓰러지지 않기 위한 '내진설계' 과정 필수2017년 전문가들은 200층이 한계라고 예상했지만, 2019년 삼성에서 이 예상을 비웃으며 300단까지 가능한 초고적층 V-NAND기술을 개발, 현재는 128단 양.......

Metalization - Key words [내부링크]

Cu damasceneCu electroplating, ECD(electro-chemical deposition)Silicide, polycide, SalicideCVD - MOCVD, PECVD, Thermal CVD, ALDPVD - SputteringECD - Cu고려사항(조건)Resistivity, PermittivityReliability - Electro Migration, corrosion, Hillock formationMelting PointStress - Thermal Stress, Intrinsic stress, deposition 공정 별 stress, edge stressJunction spiking - Alloy↓↓↓↓↓↓↓↓↓↓↓↓요구되는 물성1.적은 전기저항, 2.작은 접촉저항, 3.Pattern제작의 용이성, 4.증착의 용이성5.화학적 안정성, 6.기계적 안정성, 7.접착정, 8.공정 중의 안정성ViaPlug - Ohmic contactinterconnection - local / glob.......

물리전자 - Fermi Level [내부링크]

Fermi Level에 대해 설명해보면 다음과 같다. 고체물리와 반도체공학에서는 다음과 같이 정의하고 있다.1. Pauli exclusion 원리를 따르는 전자계가 바닥상태일 때 가장 높이 채워진 에너지 준위 (Kittel 고체물리)2. Fermi-Dirac distribution을 나타내는 기준 에너지로써, 전자에 의해 채워질 확률이 50%인 에너지 준위 (김동명 반도체공학)이와 같은 차이를 보이는 이유는 온도의 차이이다.일반적으로 반도체가 작동하는 온도는 절대영도가 아니다.따라서 전자에 의해 채워질 확률이 50%인 에너지 준위라고 표현하며,반면에 절대영도에서는 Fermi level과 valence band energy level 혹은 conduction band energy level이 일치하게 되기 때.......

Device - NAND Flash 비교 [내부링크]

NAND Flash의 경우 삼성이 세계 1위의 자리를 굳건히 지키고 있다. 여기서 궁금점. 각 사의 NAND Flash 시장점유율은 얼마나 될까?갑자기 2분기와 3분기를 비교해보면 Kioxia라는 회사가 갑자기 등장한다. 당황하지말자. 이는 새로운 기업이 아니라 Toshiba가 회사명을 바꾼 것이다.*NAND: Not AND**WDC : Western Digital Corp 미국계 하드디스크 제조회사이다.***Kioxia: Toshiba Memory Holdings Corporation이 2019년 10월 1일부터 회사명을 ‘키옥시아’(Kioxia)로 변경하였다.그렇다면 Top5 기업들의 NAND Flash구조는 어떻게 다를까? -자료출처https://www.dramexchange.comhttps://gamma0burst.tistory.com/653

Device - NAND Flash 변천사, 3D Stack process [내부링크]

NAND Flash memory란?-Not AND Flash memory : NAND 디지털 로직 게이트에서 유래하였다. 참고로 NOR 및 NAND 게이트의 논리 연산자와는 아무런 관련이 없다. 그저 연결방식이 비슷할 뿐-전원이 꺼져도 데이터가 그대로 저장되는 메모리 반도체로, 스마트폰 등에 음악, 사진, 동영상 등을 저장하는 역할을 한다. 또한 HDD를 대체하는 SSD(Solid State Drive)에도 탑재된다.-Data처리 속도비교:SRAM > DRAM > Flash memory (이는 당연한 결과이다. 휘발성 메모리인 DRAM이 Flash memory보다 처리속도가 느리다면, DRAM을 쓸 이유가 없다.)**현재는 RAM과 ROM의 경계가 모호해지고 있다. 즉 과거와 달리 RAM이라고 반드시 volatile하지않고.......

Wafer 제작공정 [내부링크]

MGS -------------------------------------EGS--------------------------------------Crystal GrowthCroppinggrindingOridentation flatting (Orientation/identification flats)etchingwaferingheat treatmentedge contouringlappingetchingpolishingcleaning--------------------------------------

HKMG의 필요성 - Metal Gate를 중점으로 [내부링크]

생각보다 HKMG에 대해 다루는 글이 없었고, 특히 High-k 물질에 대해서는 어느 정도 설명이 되어있는 글이 있었지만,Gate에 대해서는 설명이 거의 없는 글들이 많아서 작성하게 되었습니다. HKMG의 필요성1.반도체 산업의 기술노드는 한 웨이퍼 당 수율 증가, MOSFET의 성능증가를 위해 선폭미세화로 진행됩니다.2.기존의 poly-Si / Silica / Si 구조에서 더 이상 Silica의 두께를 감소시킬 수 없는 상황이 되었습니다. (1 micrometer 이하의 MOSFET & 20 Angstrom이하의 Silica두께)3.이에 유전율을 높이고 두께를 증가시킬 수 있는 High-k oxide가 등장합니다.(4.High-k oxide의 단점을 보완하기 위해 Nitride layer를 추가합니다.)5.얇.......

HKMG의 필요성 - High-K material을 중점으로 [내부링크]

High-K material의 필요성High-K material의 조건1.Energy band-gap & Band offset (CBO, VBO)2.Dielectric constant3.interface property->Solution: interlayer 도입4.Thermodynamic Stability (Reliability)High-K material의 장점*참고자료Gate Stack High-κ Materials for Si-Based MOSFETs Past, Present, and Futures // M. H. Shahrokhabadihttp://www.appliedmaterials.com/products/centura-integrated-gate-stack

Plasma - Gas discharge property [내부링크]

반도체 공정에서 사용되는 glow discharge 영역에 도달하기 전에 무슨 일이 일어나는지 알아보자.A-B 자연에서 존재하는 ion과 electron의 전압 차에의한 이동으로 생기는 전류 -> 매우 작은 전류임을 볼 수 있다.이후 Breakdown Voltage이 되면서 secondary electron이 생성되고, 이로인해 Voltage가 줄어들어도 전류는 증가할 수 있다.

Plasma - sheath [내부링크]

Plasma에서 Sheath region에 대해 알아보겠습니다. 먼저 Plasma에서 발생하는 대부분의 현상은 Ion과 Electron 간의 매~~~우 큰 질량차 때문에 발생합니다. 무슨 말이냐? 같은 전기장에 대해 전자는 매우 큰 속도를 갖는 반면, 이온은 매우 작은 속도를 갖고 있습니다. (charged particle에게 전기장은 전기력으로 작용합니다!) 따라서 Plasma내부에 어떤 물질이 존재하고, 전기장까지 존재한다면??? 이 물질을 향해 충돌하는 전자는 positive ion보다 훨~~씬 많을 것이며 plasma내부의 물질은 negative charge로 축적됩니다. negative해질수록 이 물질 주변에서는 전자의 속도는 줄어들고, positive ion의 속도는 증가할 것입니다. 이때 전자.......

Dry etching - Plasma etching , ~ing [내부링크]

설계변수issue

Etching - wet etching / ~ing [내부링크]

Wet etching이란 단어 그대로 용액을 사용하여 Etching하는 공정이다. 이떄 식각물질과 비식각물질의 반응성 차이를 이용하여 원하는 물질만 식각할 수 있다. 다시말해 용액과 식각물질은 화학반응속도가 매우 빠르며, 용액과 비식각물질은 화학반응속도가 매우 느린 점을 이용하는 것이다. 이를 통해 Etching이후에 일반적으로 High selectivity, isotropic한 구조가 형성된다.1.Etching 공정의 목적- patterning원하는 성능을 가진 IC칩 설계를 위해 Photo 공정 간 pattern을 하부층에 새기기 위함이다.- cleaning공정 사이클 간 불순물을 제거하기 위함이다.2.식각물질에 따른 Etchant의 종류1.SiO2 식각-Photo공정 이후 PR아래층을 Patte.......

브라이언 트레이시 (Brian Tracy) 한국강연 스크립트 [내부링크]

영어 쉐도잉하고있는 비디오입니다. 전 개인적으로 미드보단 강연보고 쉐도잉하는게 동기부여가 꾸준히 되서 좋은 것 같네요. 아래는 스크립트. 유튜브에 있는1시간37분 영상인데 제목이 뭔지 모르겠네요. (https://www.youtube.com/watch?v=BGybHqCJokU&t=5156s) 제가 제목을 지어보자면 How to achieve your goal 정도? I’m very happy to be here. Thank you very much for coming tonight. I promise you that time we spend together will be very valuable. How many people here would like to double their income? If I can show you how, will you give it a try? I’m going to show you today how to double your income. I’m .......

'일렉트릭 유니버스' 전기의 역사. [내부링크]

일렉트릭 유니버스. 지은이: 데이비드 보더니스 이 책은 내가 전기에 대해 관심이 있어서 찾아읽었다기 보다는 작가 데이비드 보더니스의 책이라 알게되었다. 한달 전쯤 데이비드 보더니스의 E=mc^2이라는 책을 읽었는데 굉장히 잘 쓴 책이라고 생각이 되었다. 물리학을 전공하는 학생으로써 상대성이론의 새로운 관점도 알 수 있었고, 무엇보다 역사적인 배경이 흥미로웠다. 이 책은 책의 제목처럼 전기에 관한 책이다. 제목에서 볼 수 있는 것처럼 배터리를 처음 만든 Volta로부터 현대시대까지의 전기의 역사를 시간의 순서로 설명한다. 과학에도 역사가 있다지만 어딘가 정리가 되어있으면 좋겠다고 내심 생각해왔던 나에게 무척 좋은 책이였.......

이해하기 쉬운 손자병법 입문서 '손자병법 번개여행' [내부링크]

18년 1월 5일 손자병법, 번개여행을 읽게되었다. 흔히들 고전을 읽으라고 말한다. 개인적으로 논어, 대학, 중용보다는 손자병법에 더 흥미가 가서 손자병법부터 읽게되었다. 원문으로 읽으면 한자이기도 하고, 중의적표현이 많아서 이해하기 힘드기, 시중에 나와있는 알기쉽게 설명한 책, 입문서로 교양서적으로 된 것을 읽으라고들 추천하였기에 읽게되었다. 사실 2달전에 '누구나 한번쯤 읽어야한 손자병법'이라는 손자병법 관련 교양서적을 읽었었다. 저 책을 읽고나니 손자병법에 대해 좀 더 자세히 알고싶어져서 '손자병법 번개여행'과 '마흔에 읽는 손자병법'을 구매하였다. 이 책은 각 내용이 손자병법의 한 구절을 알기 쉬운 예시를 들어.......

-손정의 세계를 로그인하다- 주변 사람들이 바라본 손정의 이야기 [내부링크]

손정의, 세계를 로그인하다/수리/media현문 18년이 되어서 처음 읽게 된 책이다. 17년 연말에 성공한 CEO들의 스토리에 관심이 있던 차에 알라딘에서 손정의에 관련된 책을 읽게 되었다. 손정의 씨에 대해 처음 알게 된 책은 '손정의, 인터넷 제국의 지배자' 이였다. 손정의 씨의 경영 스토리, 성공철학을 알 수 있었고, 생각보다 구체적으로 당시 주변 경쟁업체와 당사를 수치적으로 비교해주는 자료도 있어서 좋았던 책이었고, 이 책으로 인해 손정의 씨에 대해 좀 더 알아보자 하는 마음으로 '손정의'가 들어간 책을 3권 정도 더 구매하여 읽게 되었다. 일단 평점부터 주고 시작하자면 3.5점. 이 책의 특이한 점은 작가가 본 손정의가 아닌 손.......

2018 읽은 책 목록 [내부링크]

손정의, 세계를 로그인하다 손자병법, 번개여행 영어천재가 된 홍대리 천사와 악마1 천사와 악마2 레버리지 경영학 콘서트 과학 콘서트 통계의 미학(~ing) 카오스(~ing) 마흔에 읽은 손자병법(~ing) 세상 물정의 물리학 공대생도 잘 모르는 재미있는 공학 이야기 가상 현실, 증강 현실과 VRML 그 시절, 우리가 좋아했던 소녀 E=mc^2 물고기로 보는 인류 문명사, 슈퍼피쉬 파인만의 여섯가지 물리 이야기 너무 친한 친구들 모든 비지니스는 브랜딩이다(~ing) 20

2017 읽었던 책 목록 [내부링크]

지적대화를 위한 넓고 얕은 지식 1 지적대화를 위한 넓고 얕은 지식 2 아웃라이어 상처받지 않고 행복해지는 관계의 힘 도시는 무엇으로 사는가 미움받을 용기 상대적이고 절대적인 지식의 백과사전 1만 시간의 법칙 유엔미래보고서 2040 가난해도 부자의 줄에 서라 서른 셋 태봉씨. 출세를 향해 뛰다. 그 남자의 연애사. 내가 공부하는 이유 내가 몇 번이나 사랑하는지 인문학 습관 어떻게 살 것인가. 어른인척 나는 생각이 너무 많아 너에게 하고 싶은 말 오베라는 남자 우아한 거짓말 적은 만들지 않는 대화법 너, 진짜 공부해봤니? 신 1부 스냅 유엔미래보고서 2045 독서는 절대 나를 배신하지 않는다 메모 습관의 힘 사피엔스 공항에서 일주.......

Day1 입소식 일기 [내부링크]

나노종합기술원에서 실시하는 나노전문인력양성 및 일자리지원 과정에 합격하고 오늘 입소식이 있었다.입소식 간 센터장님의 말씀이 떠오른다. (센터장님께서 이렇게 말씀하시진 않으셨고, 좀 더 멋지게 말씀해주셨는데... 죄송합니다. ㅠㅠㅠ)'면접 간에 취준생들이 떨어진 이유를 물어보니, '현업에서의 경험이 없어서 떨어졌다.' 라는 말이 가장 많았다. 나노종합기술원에서 해당 부분 도와줄 수 있다. 이번 교육을 통해 취업에 성공하길 바란다' 실무진 면접에서 병풍역할을 맡았던 기억이 떠오르면서, 굉장히 공감가는 말씀이셨다.입소하기 전가지는 나노종합기술원에서 8개월 간 교육과정 간에 목표는 3가.......

나노종합기술원 나노전문인력양성과정 Day1 [내부링크]

Day 1 입소식8개월 간 교육과정 소개.이전 기수들의 성과소개 및 자긍심 장려?고취?(적절한 말이 안 떠오른다.)나노종합기술원 원장님의 말씀나노종합기술원 센터장님의 말씀-주목할 사항1. 센서칩 경진대회2. 반도체 트랜드 읽기 -> 박람회 참석3. 나노종합기술원 교육생 Recruting like 캠퍼스 Recruting4. ?????????????-교육사항반도체공정기초-반도체 전 공정에 대해 간단하고 빠르게 약 3시간 동안 훝어보았다.:From Moore's law, how semiconductor fabrication process changes in terms of Litho, Etch, Depo(dielectric, metalic, manufacturing process)-보충학습이 필요한 부분1.SADP, SAQP process for smaller p.......

실시간 검색어