Static Simulation, Static Analysis. 여기서 말하는 Static이란?, static 뜻 feat. VLSI

Static Simulation, Static Analysis. 여기서 말하는 Static이란?, static 뜻 feat. VLSI

복잡한 Simulation, Analysis를 하려면 엄청나게 많은 계산을 해야합니다. 엄청나게 많은 계산이 필요하면.. 엄청나게 많은 자원이 필요해요. 자원라는건, "사람", "하드웨어", "시간" 같은 것들입니다. 계산을 간단하게 만든다면 자원 소모가 줄겠죠. 현실에서 이뤄지는 것이 Dynamic이고.. 그중에 "요소"를 고려 대상에서 제외하여, 계산을 간단하게 만드는 것이 Static analysis라고 보시면 됩니다. 문제를 쪼개서 간단하게 만드는 방법 중 하나입니다. Divide & Conquer Static timing Analysis 요즘 SoC에는 수백 수천억개의 트랜지스터가 들어갑니다. 엄청나게 많은 트랜지스터들이 엮여있는데, 각 트랜지스터들이 동작하는게 바로 동작되지 않고, 어느정도 "Delay"를 갖고 동작해요. 기본적으로는, Dynamic simulation이라는 것을 하는데요. Circuit 정보가 담겨있는 Gate Level Netlist file과 Netl...

원문링크 : Static Simulation, Static Analysis. 여기서 말하는 Static이란?, static 뜻 feat. VLSI

 등록된 다른 글

Stopwatch Verilog RTL code에 DC(Designe Compiler)로 Constraint file 만들고 적용하기!

Chisel / Scalar 공부 시작.

우산 선물 추천 - Fulton

SiFive, 세미파이브 회사 하는 일, RISC-V란? 什么是 SEMIFIVE、SIFIVE 公司？

공대생의 노후준비

"타인은 지옥이다? 나도 타인에게 지옥일까?"사르트르의 No exit을 읽고.

Verilog RTL coding으로 Stopwatch 설계하는법 베릴로그 스톱워치 스탑워치 코드 如何使用 Verilog RTL 编码设计秒表 Verilog 秒表代码

아이패드+펜슬을 샀다