<Verilog, Vivado> Pipelined 16bit RCA

<Verilog, Vivado> Pipelined 16bit RCA

#verilog저번 포스트에서 작성한 4bit pipelined RCA를 사용해 16bit으로 확장한다. 16bit RCA 역시 각 단계마다 FF, Delay를 가져와 입출력 타이밍을 맞추어야 한다. 4bit pipelined RCA에서 입력이 들어가 나오기까지 걸리는 시간은 4clk이었다. 이를 이용해 계산해보면 16bit RCA에서는 전체 게이트 통과에 20clk이 소요된다.다음은 전체 코드이다.딜레이가 아름답지 않다..다른 방법을 찾아볼 필요가 있을 것 같다.코드가 완성되었으니 결과를 확인해보자. Radix는 unsigned로 설정해주었다.결과가 잘 나온 것을 볼 수 있다. 앞서 언급한대로, 입력이 들어가고 20clk이 뛴 후 출력을 확인할 수 있다.이번에는 vivado에서 schematic..........

원문링크 : <Verilog, Vivado> Pipelined 16bit RCA

 등록된 다른 글

<Verilog, Vivado> Pipelined 16bit RCA

<C언어> Left-child, Right-sibling 트리

잡생각

<Verilog> Pipelined 4bit RCA

<FPGA에 대한 간단한 정리>

불편함을 마주하기

<Verilog, Vivado> Pipelined 16bit CLA

<Verilog, Vivado> Radix-4 Booth Multiplier