VLSI Test: ATPG에서 Masking이란? STA Driven ATPG

VLSI Test: ATPG에서 Masking이란? STA Driven ATPG

양산 과제를 하면 보통 ATE 장비를 이용하여 칩 테스팅을 합니다. ATE 장비라 하면 아래 장비 같은 것을 떠올리시면 됩니다. Teradyne 장비가 유명합니다. 디지털 회로를 기준으로 설명하면, 디지털 논리 회로 설계 -> 공정 라이브러리를 통한 합성 -> DFT & ATPG -> P&R -> STA -> Tape-out 이런 흐름으로 진행 됩니다. DFT는 "Function 구현만 되어있는 Chip에, 높은 Test coverage로 테스팅이 가능하도록 설계를 한다"고 보시면 대략 맞겠습니다. ATPG는 Chip Test를 할 때 ATE 장비에 넣는 Vector를 생성하는 방법론입니다. ATE 장비에 넣고 테스트를 한다는게, Chip의 Input port에 어떤 값을 넣었을 때 어떤 값이 Output port에 나와야 Pass Chip이라는건데요. 그러려면 Test하는 동작 모드에서도 Timing close를 해야합니다. 근데 Test 동작 모드에 Timing close를 하다...

원문링크 : VLSI Test: ATPG에서 Masking이란? STA Driven ATPG

 등록된 다른 글

NVIDIA H200 스펙, 출시일, 핵심 기술. H100 vs H200의 Performance, power 비교

반도체 회로 설계 직군으로 국내에서 취직 할 수 있는 대기업: 전자공학과 컴퓨터공학과 회로설계 취업 대기업 취업

반도체 Reliability란?: BTI, HCI, TDDB, EM

"타인은 지옥이다? 나도 타인에게 지옥일까?"사르트르의 No exit을 읽고.

베릴로그란? Verilog code에서 반도체가 만들어지는 과정, 용어 핵심 정리 什么是 Verilog？ 用 Verilog 代码制作半导体的过程，关键术语

삼성전자 회사 위치, 생산기지, 전체 공장 현황

On-Chip Variation OCV, POCV, AOCV와 Static Timing Analysis : 왜 Clock Frequency를 더 올리기 어려운걸까?

SDC란? Standard Design Constraint란, Standard Design Constraint란 VLSI, Verilog, 반도체 설계