LVS란? Layout versus Schematic란? ASIC Flow에서 DRC란?

LVS란? Layout versus Schematic란? ASIC Flow에서 DRC란?

LVS란? LVS, 즉 Layout versus Schematic는 Layout vs Schematic입니다. Physical Design의 후반 단계에서 진행합니다. 아래 그림처럼, Layout과 Schematic을 비교하는게 LVS라고 보시면 됩니다. 여기서 Layout은 "공정을 위해 만든 물리적 설계도" Schematic은 "물리적 설계를 위한 논리적 설계도"라고 이해하시면 대강 맞습니다. Digital Circuit을 예로 들면, Verilog style의 "Code"를 GDS나 Oasis같은 "Code"와 비교하는 Code2Code verification입니다. Place&Route Tool에서는 이렇게 Net Route를 하여도 "문제없다!"라고 판단했는데, 실제 공정사 Design rule에서는 이정도 좁은 간격으로는 Net을 연결 할 수 없고... 결국 Design Rule Check에서 위배되어 Short로 판단 될 수도 있습니다. 결국 LVS Fail로 만들어지구...

원문링크 : LVS란? Layout versus Schematic란? ASIC Flow에서 DRC란?

 등록된 다른 글

Liberty란?: Cell characterization, Timing arc, NLDM, CCS driver model, SmartScaling

LVS란? Layout versus Schematic란? ASIC Flow에서 DRC란?

Synopsys 파일 확장자 종류, 개념 베릴로그, Verilog, Design compiler, Primtime, IC compiler Synopsys 文件扩展名类型、概念

행복하고 의미있는 삶 살기

설계자동화란? EDA란? EDA/CAD 회사 (EDA Tool Company) 동향 정리

DFT ATPG에서 Fault class란? Test coverage란? Fault coverage란? 계산식

Chisel / Scalar 공부 시작.

요즘 관심분야