반도체 공정 52장(Relation between Yield & Area / Yield modeling)

이번 포스팅은 패키징 공정의 마지막인 Relation between Yield & Area와 Yield를 Modeling하는 방법에 대해 알아보겠습니다. 이번 포스팅을 마지막으로 반도체 8대 공정에 대해 모두 학습했습니다. 1. Relation between Yield & Area Introduction to Microelectronic Fabrication, 2nd Ed., R. C. Jaeger 위 그림은 면적에 대한 수율에 대해 비교한 그림입니다. 불량 Die의 Contentration은 같다고 가정했을 때 Chip size가 작을수록 웨이퍼의 수율이 높은 것을 확인할 수 있습니다. wafer의 크기를 고정하고 die 크기를 줄이면 wafer에서 전체 die가 차지하는 부피가 커집니다. Wafer 위에 defect 수가 1개라고 할 때, wafer 위에 1개의 die만 존재한다면 sort yield(λ)는 0%이지만, wafer 위에 100개의 die가 존재한다면 그 중 한 개...

원문링크 : 반도체 공정 52장(Relation between Yield & Area / Yield modeling)